Открыть боковую панель
CircuitGen
CircuitGen_Graph
Запросы на слияние
Открытые
0
Слиты
57
Закрытые
12
Все
69
Недавние поиски
{{formattedKey}}
{{ title }}
{{ help }}
{{username}}
@{{username}}
Пусто
Любой
{{username}}
@{{username}}
Пусто
Любой
{{username}}
@{{username}}
Пусто
Любой
{{username}}
@{{username}}
Пусто
Любой
Еще не начался
Запущен
{{title}}
Пусто
Любой
{{title}}
Пусто
Любой
{{title}}
Пусто
Любой
{{name}}
Да
Нет
Да
Нет
{{title}}
{{title}}
Недавно обновленные
feat(testbench): add sequential circuit testbench generation
3 of 3 checklist items completed
!66
· созд.
Май 23, 2026
пользователем
Насретдинов Данил Альбертович
СЛИТО
0
обновлено
Июл 17, 2026
feat(graphml): export nested subgraphs in Classic GraphML
2 of 2 checklist items completed
!70
· созд.
Июл 17, 2026
пользователем
Зунин Владимир Викторович
СЛИТО
0
обновлено
Июл 17, 2026
docs: unified NAS portal layout and deploy pipeline
!65
· созд.
Май 22, 2026
пользователем
Зунин Владимир Викторович
СЛИТО
0
обновлено
Май 22, 2026
docs: add topic guides, changelog by tags, and hub updates
!64
· созд.
Май 22, 2026
пользователем
Зунин Владимир Викторович
СЛИТО
0
обновлено
Май 22, 2026
fix rebase results: move back methods to add multiple inputs/outputs
!63
· созд.
Май 19, 2026
пользователем
Чернявских Илья Игоревич
СЛИТО
0
обновлено
Май 22, 2026
Fix code coverage && add fmt download
!62
· созд.
Май 18, 2026
пользователем
Чернявских Илья Игоревич
СЛИТО
0
обновлено
Май 18, 2026
Read graph from verilog
!60
· созд.
Май 15, 2026
пользователем
Чернявских Илья Игоревич
СЛИТО
Утверждено
0
обновлено
Май 18, 2026
feat(ci,docs): deploy generated docs to Synology NAS after CI build
!61
· созд.
Май 16, 2026
пользователем
Зунин Владимир Викторович
СЛИТО
0
обновлено
Май 16, 2026
Revert "Слияние ветки 'readGraphFromVerilog' с 'main'"
!59
· созд.
Май 15, 2026
пользователем
Чернявских Илья Игоревич
СЛИТО
0
обновлено
Май 15, 2026
Read graph from verilog
!37
· созд.
Сен 10, 2025
пользователем
Чернявских Илья Игоревич
СЛИТО
18
обновлено
Май 15, 2026
Logs update
!58
· созд.
Май 09, 2026
пользователем
bip2609s
СЛИТО
0
обновлено
Май 14, 2026
feat(verilog): add parsing, storage, and emission of module parameters
!57
· созд.
Май 08, 2026
пользователем
Соснин Артём Олегович
СЛИТО
Утверждено
0
обновлено
Май 14, 2026
External modules verilog support
!46
· созд.
Фев 26, 2026
пользователем
Соснин Артём Олегович
СЛИТО
Утверждено
1
обновлено
Май 07, 2026
Update work with inpts: add multiple inputs
!42
· созд.
Ноя 14, 2025
пользователем
Чернявских Илья Игоревич
readGraphFromVerilog
СЛИТО
1
обновлено
Апр 24, 2026
Update sequential
!41
· созд.
Окт 19, 2025
пользователем
Чернявских Илья Игоревич
readGraphFromVerilog
СЛИТО
Утверждено
1
обновлено
Апр 22, 2026
Data bus
!39
· созд.
Окт 04, 2025
пользователем
Батуринская Виктория Олеговна
readGraphFromVerilog
СЛИТО
24
обновлено
Апр 22, 2026
Testbench
!43
· созд.
Янв 16, 2026
пользователем
Насретдинов Данил Альбертович
СЛИТО
8
обновлено
Апр 21, 2026
golden model
!50
· созд.
Апр 09, 2026
пользователем
Буркин Артём Станиславович
СЛИТО
Утверждено
0
обновлено
Апр 21, 2026
Добавлена документация и исправлены опечатки в старой. В GraphUtils исправлена...
!44
· созд.
Янв 26, 2026
пользователем
Буркин Артём Станиславович
СЛИТО
Утверждено
5
обновлено
Апр 21, 2026
docs+ci: GitLab CI docs, runner maintenance, docker-skip fixes
!55
· созд.
Апр 19, 2026
пользователем
Зунин Владимир Викторович
СЛИТО
0
обновлено
Апр 19, 2026
Пред
1
2
3
След