Открыть боковую панель
CircuitGen
CircuitGen_Graph
Репозиторий
update_inputs
Выбрать ветку (тег)
CircuitGen_Graph
docs
en
BUILDING.md
Найти файл
Показать детали
История
Постоянная ссылка
feat(testbench): unify testbench generator with golden Verilog compare and tests
· 7b128241
Насретдинов Данил Альбертович
создал
Апр 21, 2026
и
Зунин Владимир Викторович
отправил коммит
Апр 21, 2026
7b128241