Открыть боковую панель
CircuitGen
CircuitGen_AI
Репозиторий
Ветки
Обзор
Активные
Устаревшие
Все
create_aig_dataset
08999749
·
add generated circuits
·
Апр 22, 2024
Сравнить
Выбрать формат архива
Скачать исходный код
zip
tar.gz
tar.bz2
tar
New_pipeline_hoga
20331cb7
·
Обновить preprocessing/VerilogDataLoader.py
·
Апр 09, 2025
Сравнить
Выбрать формат архива
Скачать исходный код
zip
tar.gz
tar.bz2
tar
New_pipeline_hoga_new
f39412ae
·
Modified VerilogDataLoader and move VerilogParser to Parsers_3 after fetching
·
Апр 10, 2025
Сравнить
Выбрать формат архива
Скачать исходный код
zip
tar.gz
tar.bz2
tar
present_results
7f37ff3f
·
Обучение и подбор гиперпараметров для HOGA для задержки, использовались...
·
Апр 26, 2025
Сравнить
Выбрать формат архива
Скачать исходный код
zip
tar.gz
tar.bz2
tar